24小時聯(lián)系電話:18217114652、13661815404
中文
技術(shù)專題
高速pcb設(shè)計（運算放大器）
盡管印刷電路板（PCB）在高速電路中具有重要的屬性，但它的布局往往是設(shè)計過程中的最后一步。高速印刷電路板（pcb電路板）布局有很多方面，本文從實用的角度討論高速布局問題。我們將討論在提高電路性能、減少設(shè)計時間等領(lǐng)域。
雖然重點是涉及高速運算放大器的電路，但這里討論的主題和技術(shù)通常適用于大多數(shù)其他高速模擬電路的布局。當運算放大器在高頻工作時，電路性能在很大程度上取決于電路板的布局。一個在紙上看起來不錯的高性能電路設(shè)計，在被粗心或草率的布局所阻礙時，最后呈現(xiàn)出平庸的性能。提前思考并在整個布局過程中注意突出的細節(jié)將有助于確保電路按預期運行。
一、器件示意圖
一個好的布局是從一個好的器件示意圖開始的。在繪制器件示意圖時要考慮周到和大方，并考慮通過電路的信號流。一個從左到右自然而穩(wěn)定的流程的器件示意圖在板上也會有一個很好的流程。在器件示意圖上盡可能多地輸入有用的信息。從事此項工作的設(shè)計師、技術(shù)人員和工程師將非常感激。
除了通常的參考標志、功耗和公差之外，器件示意圖上還包含哪些信息？這里有一些建議，可以把一個普通的示意圖變成一個超級示意圖！添加波形、有關(guān)外殼或外殼的機械信息、軌跡長度、隔離區(qū)域；指定哪些組件需要位于電路板頂部；包括調(diào)諧信息、組件值范圍、熱信息、控制阻抗線、注釋、簡要電路操作說明。
二、懷疑一切
如果你不做自己的布局，一定要留出足夠的時間和布局人一起完成設(shè)計。此時有備無患！別指望版面設(shè)計人員能讀懂你的心思。在布局過程的開始，您的輸入和指導是關(guān)鍵的。你能提供的信息越多，布局過程中參與的越多，最后電路板的性能就越好。制定一個布局進度表，在每個節(jié)點進行檢查。這種“循環(huán)閉合”防止布局走得太遠，并將最小化對板布局的返工。
你對設(shè)計者的指導應該包括：電路功能的簡要描述；顯示輸入和輸出位置的電路板草圖；電路板堆疊（即電路板有多厚、有多少層、信號層和平面的詳細信息、電源、接地、模擬、數(shù)字和射頻）；每個電路板上需要有哪些信號層；需要定位關(guān)鍵組件的位置；旁路組件的準確位置；哪些記錄道是關(guān)鍵的；哪些線路需要控制阻抗線；哪些線路需要匹配長度；組件尺寸；哪些線路需要彼此遠離（或靠近）；哪些電路需要彼此遠離（或接近）；哪些組件需要彼此靠近（或遠離）；哪些組件位于電路板的頂部和底部。原則是能給出的信息越多越好。
三、定位
和房地產(chǎn)一樣，位置決定一切。電路放置在電路板上的位置、單個電路元件的位置以及附近的其他電路都是關(guān)鍵。
通常情況下，輸入、輸出和電源位置都是有定義的，但它們之間的關(guān)系是需要慎重對待的，這就是關(guān)注布局細節(jié)將產(chǎn)生明顯效能的地方。從關(guān)鍵元件的放置開始，包括單個電路和整個電路板。從一開始就指定關(guān)鍵組件位置和信號路徑，確保設(shè)計按預期進行，降低成本和壓力，縮短周期。
四、旁路電源
對于高速運算放大器和任何其他高速電路，繞過放大器的電源端子以最小化噪聲是PCB設(shè)計過程的一個關(guān)鍵方面。有兩種常用的繞過高速運算放大器的配置。
管腳接地：這種技術(shù)在大多數(shù)情況下最有效，它使用多個并聯(lián)電容器，從運放的電源引腳直接接地。通常，兩個并聯(lián)電容器就足夠了，但有些電路可能會從并聯(lián)的附加電容器中受益。
并聯(lián)不同的電容值有助于確保電源管腳在寬頻帶上看到低交流阻抗。這在運放電源抑制（PSR）逐漸消失的頻率下尤為重要。電容有助于補償放大器的PSR下降。在多個的頻率內(nèi)保持低阻抗接地路徑將防止不需要的噪聲進入運放。圖1顯示了多個并聯(lián)電容器的優(yōu)點。在較低的頻率下，較大的電容器提供一個低阻抗的接地路徑。一旦這些電容器達到自諧振，電容質(zhì)量下降，電容器成為電感。這就是為什么使用多個電容器很重要的原因：當一個電容器的頻率響應衰減時，另一個電容器的頻率響應變得明顯，從而在多個的頻率內(nèi)保持低交流阻抗。
（圖1.電容器阻抗與頻率.）
直接從運放的電源插腳開始；具有較低值和最小物理尺寸的電容器應與運放放放在電路板的同一側(cè)，并盡可能靠近放大器。電容器的接地側(cè)應以最小的引線或跡線長度連接到接地平面。該接地連接應盡可能靠近放大器的負載，以盡量減少引腳和接地之間的干擾。圖2說明了這種技術(shù)。
（圖2.并聯(lián)電容引腳對地旁路.）
下一個高值電容應重復此過程。一個好的開始是0.01μF的最小值，和2.2μF或更大的電解低ESR為下一個電容器。0508外殼尺寸中的0.01μF具有低串聯(lián)電感和優(yōu)異的高頻性能。
軌對軌：另一種配置是使用一個或多個旁路電容器連接在運放的正負電源軌之間。當電路中的四個電容都很難得到時，通常使用這種方法。這種方法的一個缺點是電容器外殼尺寸可能變大，因為通過電容器的電壓是單電源旁路方法的兩倍。更高的電壓需要更高的擊穿額定值，這轉(zhuǎn)化為更大的外殼尺寸。然而，此選項可以改善PSR和失真性能。
因為每個電路和布局都不同；電容器的配置、數(shù)量和值由實際的電路要求決定。
五、寄生效應
寄生效應會對你的電路中造成嚴重破壞。它們是隱藏在高速電路中的雜散電容和電感。它們包括由封裝引線和多余的布線長度形成的電感器；焊盤對地、焊盤對電源平面和焊盤對跡線電容器；與過孔的相互作用，以及更多的可能性。圖3(a)是一個典型的非旋轉(zhuǎn)運放的示意圖。然而，如果要考慮寄生元件，同一電路將如圖3(b)所示。
（圖3.典型運算放大器電路，按設(shè)計(a)和寄生(b).）
在高速電路中，影響很大，僅僅十分之幾皮卡就足夠了。舉例說明：如果在逆變輸入端只存在1pf的附加雜散寄生電容，則在頻域內(nèi)可能導致幾乎2db的峰值（圖4）。如果存在足夠的電容，它會導致不穩(wěn)定和振蕩。
（圖4.寄生電容引起的附加峰值.）
在尋找有問題的寄生來源時，一些計算這些寄生效應的基本公式可以派上用場。公式1是平行板電容器的公式（見圖5）。
（公式1）
C為電容，A為板面積，單位為平方厘米，k為板材料的相對介電常數(shù)，d為板間距離，單位為厘米。
（圖5.兩個板之間的電容.）
條帶狀電感是另一個需要考慮的寄生因素，它是由線長過長和缺少接地平面引起的。公式2給出了跟蹤電感的公式。見圖6。
（公式2）
W是道寬，L是道長，H是道厚。所有尺寸單位均為毫米。
（圖6.導線的電感.）
圖7中的振蕩顯示了2.54厘米的線長對高速運放非垂直輸入的影響。等效雜散電感為29nh（納米能源），足以引起持續(xù)的低電平振蕩，并在整個瞬態(tài)響應期間持續(xù)存在。圖中還顯示了如何使用地平面減輕雜散電感的影響。
（圖7.有無接地層的脈沖響應）
過孔是寄生的另一個來源；它們可以引入電感和電容。公式3是寄生電感的公式（見圖8）。
(公式3)
T是板的厚度和d是通孔的直徑，單位是厘米。
（圖8.過孔尺寸.）
公式4顯示了如何計算通孔的寄生電容（見圖8）。
（公式4）
εr是板材的相對滲透率。T是板的厚度。D1是通孔周圍襯墊的直徑。D2是地平面上間隙孔的直徑。所有尺寸均以厘米為單位。0.157厘米厚的電路板中的一個過孔可以增加1.2 nH的電感和0.5 pF的電容；這就是為什么在布置電路板時，必須小心再小心，以盡量減少寄生效應的滲透！
六、接地面
接地平面充當公共參考電壓，提供屏蔽，實現(xiàn)散熱，并減少雜散電感（但它也會增加寄生電容）。雖然使用接地平面有許多優(yōu)點，但在實操時必須小心，因為它的效用有局限性。
理想情況下，一層印刷電路板應專用于作為接地面。一般是整個面是完整的。抵抗干擾，移除接地面上的其它線，以便在此專用層上沒有其他信號。接地面通過導體和接地平面之間的磁場抵消來減小軌跡線電感。當?shù)仄矫嫔系膮^(qū)域被移除時，意外的寄生電感會被引入地平面上或下的軌跡中。
由于接地平面通常具有較大的表面和橫截面積，因此接地平面中的電阻保持在最小值。在低頻時，電流的路徑電阻最小，而在高頻時，電流的路徑電阻最小。
不過，也有例外，有時地平面越小越好。如果將接地板從輸入和輸出墊板下拆下，高速運算放大器的性能會更好。輸入端接地板引入的雜散電容，加上運放的輸入電容，會降低相位裕度，并可能導致不穩(wěn)定。正如寄生討論中所見，運算放大器輸入端的1 pF電容可導致明顯峰值。輸出端的電容性負載（包括偏離）在反饋回路中產(chǎn)生一個極點。這會降低相位裕度，并可能導致電路變得不穩(wěn)定。
模擬和數(shù)字電路，包括接地和接地平面，應盡可能分開。快速上升的邊緣會在地平面中產(chǎn)生電流尖峰。這些快速的電流尖峰會產(chǎn)生噪聲，破壞模擬性能。模擬和數(shù)字接地（和電源）應連接在一個公共接地點，以盡量減少循環(huán)數(shù)字和模擬接地電流和噪聲。
在高頻下，必須考慮一種叫做趨膚效應的現(xiàn)象。趨膚效應導致電流在導體的外表面流動，實際上使導體變窄，從而從其直流值增加電阻。雖然集膚效應超出了本文的范圍，但銅的集膚深度（厘米）的一個很好的近似值是
（公式5）
不易受影響的電鍍金屬有助于減少皮膚效應。
七、封裝
運算放大器通常以多種封裝形式提供。選擇的封裝會影響放大器的高頻性能。主要影響因素是寄生（前面提到過）和信號線跡。在這里，我們將著重于輸入、輸出和功率到放大器的路由。
圖9說明了SOIC封裝(a)中的運算放大器和SOT-23封裝(b)中的運算放大器之間的布局差異。每種包裝類型都有自己的特點。以(a)為重點，對反饋路徑的仔細檢查表明，有多種反饋路由選擇。保持反饋長度短是最重要的。反饋中的寄生電感會導致振鈴和過沖。在圖9(a)和9(b)中，反饋路徑圍繞放大器布線。圖9(c)顯示了在SOIC封裝下路由反饋路徑的另一種方法，該方法最小化了反饋路徑長度。每個選項都有細微的差別。第一種選擇可能導致多余的軌跡長度，增加串聯(lián)電感。第二種選擇使用通孔，它可以引入寄生電容和電感。在布置板時，必須考慮這些寄生菌的影響和影響。SOT-23布局幾乎是理想的：最小的反饋軌跡長度和過孔的使用；負載和旁路電容器以短路徑返回到同一接地連接；正軌電容器（圖9(b)中未顯示）位于電路板底部負軌電容器的正下方。
（圖9.運算放大器電路的布局差異.(a) SOIC封裝，(b)SOT-23，(b)帶射頻板下的SOIC.）
低失真放大器引腳：一種新的低失真引腳，可在一些模擬設(shè)備運算放大器（例如AD8045）中使用，有助于消除上述兩個問題；它還改善了其他兩個重要領(lǐng)域的性能。如圖10所示，LFCSP的低失真引腳，采用傳統(tǒng)的運算放大器引腳，逆時針旋轉(zhuǎn)一個引腳，并添加第二個輸出引腳作為專用反饋引腳。
(圖10.帶低失真引腳的運算放大器.)
低失真引腳允許輸出（專用反饋引腳）和反向輸入之間的緊密連接，如圖11所示。這大大簡化和簡化了布局。
(圖11.AD8045低失真運算放大器的印刷電路板布局.)
另一個好處是減少了二次諧波失真。傳統(tǒng)運放引腳結(jié)構(gòu)中二次諧波失真的一個原因是非垂直輸入和負電源引腳之間的耦合。LFCSP封裝的低失真引腳消除了這種耦合，并大大降低了二次諧波失真；在某些情況下，降低可高達14分貝。圖12顯示了AD8099 SOIC和LFCSP封裝在失真性能上的差異。
這種封裝在功耗方面還有另一個優(yōu)勢。LFCSP提供了一個暴露的槳葉，它降低了封裝的熱阻，并且可以將熱阻提高約40%。由于其較低的熱阻，該封裝運行溫度較低，因此可靠性較高
（圖12.AD8099失真比較相同的運算放大器在SOIC和LFCSP封裝.）
目前，三個模擬設(shè)備高速運算放大器可與新的低失真引腳：AD8045，AD8099和AD8000。
八、布線和屏蔽
電路板上有各種各樣的模擬和數(shù)字信號，電壓和電流從直流到千兆赫不等。防止信號相互干擾是很困難的。
在電路規(guī)劃時就要要注意哪些信號是敏感的，并確定必須采取哪些步驟來保持其完整性。地平面為電信號提供了一個共同的參考點，它們也可用于屏蔽。當需要信號隔離時，第一步應提供信號跡線之間的物理距離。以下是一些值得注意的良好做法：
1、盡量減少長時間的平行運行和信號軌跡在同一塊板上的接近，將減少電感耦合。
2、最小化相鄰層上的長軌跡將防止電容耦合。
需要高隔離度的信號通道應在單獨的層上布線，如果它們不能完全保持距離，則應在地平面之間相互垂直。正交布線將使電容耦合最小化，接地將形成電屏蔽。這項技術(shù)被用于形成可控阻抗線。
高頻（RF）信號通常在受控阻抗線上運行。也就是說，軌跡保持一個特性阻抗，例如50歐姆（在射頻應用中是典型的）。兩種常見的控制阻抗線，微帶線和帶狀線都可以產(chǎn)生相似的結(jié)果，但實現(xiàn)方式不同。
微帶控制阻抗線，如圖13所示，可以在電路板的任一側(cè)運行；它使用緊靠其下方的接地平面作為參考平面。
（圖13.微帶傳輸線.）
公式6可用于計算FR4板的特性阻抗。
（公式6）
H是從地平面到信號線的距離，W是線寬度，T是線厚度；所有尺寸單位為mils。εr是PCB材料的介電常數(shù)。
帶狀線控制阻抗線（見圖14）使用兩層地平面，信號線夾在它們之間。這種方法使用更多的通道，需要更多的板層，對介電厚度變化敏感，而且成本更高，因此通常只在要求苛刻的應用中使用。
（圖14.帶狀線控制阻抗線.）
帶狀線的特性阻抗設(shè)計公式如公式7所示。
（公式7）
保護環(huán)，或稱“保護”，是與運放一起使用的另一種常見的屏蔽類型；它用于防止雜散電流進入敏感節(jié)點。其原理很簡單，就是用保護導體完全包圍敏感節(jié)點，保護導體與敏感節(jié)點保持在或驅(qū)動到（低阻抗）相同的電位，從而從敏感節(jié)點吸收雜散電流。圖15（a）顯示了反向和非反向運算放大器配置的保護環(huán)示意圖。圖15（b）顯示了SOT-23-5包的兩個保護環(huán)的典型實現(xiàn)。
（圖15.護環(huán).(a)反轉(zhuǎn)和非反轉(zhuǎn)操作.(b) SOT-23-5封裝.）
屏蔽和布線還有許多其他選項，這里就不一一贅述了。
結(jié)論
電路板布局是運放電路設(shè)計成功的關(guān)鍵，特別是對于高速電路。良好的電路原理圖是良好布局的基礎(chǔ)；電路設(shè)計者和布局設(shè)計者之間的緊密協(xié)調(diào)是必不可少的，尤其是關(guān)于零件和布線的位置。要考慮的主題包括電源旁路、最小化寄生、使用接地平面、運放封裝的效果以及布線和屏蔽的方法。