24小時聯系電話:18217114652、13661815404
中文
技術專題
電路設計中的噪聲衰減辦法
噪聲衰減措施在電路設計的其他領域與音頻一樣重要，但是實施有效的噪聲衰減方案取決于正確識別噪聲源。如果您可以識別不同電子元件和電路中的噪聲源，那么您可以采取正確的步驟來減少不同電路中噪聲的影響。稍后我們將看到，某些噪聲源與我們傾向于在電子產品中討論的典型噪聲類型無關。除濾波外，還應采取其他措施來消除噪聲。
信號噪聲衰減
當然，信號完整性的目標是能夠保留和預測電子設備信號的實際行為。因此，當我討論電路設計的信號噪聲衰減時，我正在研究會影響電子設備整體信號質量和健康狀況的相互沖突的噪聲源數量。
盡管期望的噪聲仍然很難平衡或容納在任何印刷電路板或IC中，但是當您承擔去除隨機噪聲源的任務時，噪聲衰減變得更加棘手。
隨機噪聲衰減
在處理信號時，您可能會遇到的一種較困難的情況是，在保留信號的同時仍要消除潛在的隨機噪聲和干擾源。許多濾波技術雖然可以有效消除隨機噪聲源，但要帶走一些有用的信號會產生一定的成本。
下面，我將討論隨機噪聲衰減的不同類型以及考慮圍繞它們進行電路設計的一些方法。
熱噪聲
由于溫度波動而產生的隨機噪聲只能通過冷卻組件來衰減。對于大多數組件，例如具有中等輸入/輸出阻抗的邏輯門，熱噪聲不是主要問題，因為這些組件中的噪聲容限遠大于熱噪聲功率譜密度。對于具有低輸入阻抗和窄帶寬的組件和電路，熱噪聲波動通常約為nV。
當使用具有高輸入阻抗的寬帶組件時，熱噪聲成為一個真正的問題。即使在熱噪聲波動達到mV級別的極端情況下，該噪聲源仍可能不會干擾具有足夠高噪聲余量的邏輯電路運行。以5 V運行的TTL組件就是一個很好的例子。如果需要高精度，則需要使用帶寬較小的組件。當1 kHz可以工作時，沒有理由使用1 GHz帶寬組件。請注意，這將使熱噪聲波動降低1000倍。
模數轉換器
使用高精度ADC時，噪聲源尤其成問題。在分辨率較低的ADC中，數字輸出電平之間的間隔可能大于熱噪聲波動，因此錯誤率將非常低。在非常高的分辨率下，輸入信號上的噪聲可能與分辨率相當，這會增加輸出中的量化誤差。此處的一種解決方案是提高采樣率，因為這會將噪聲功率分布在更寬的Nyquist采樣帶寬上，然后使輸出通過數字帶通濾波器。
散粒噪聲和相位噪聲
在非常高的頻率和低溫下變得重要的另一個噪聲成分是散粒噪聲，散粒噪聲是由于構成電流的電子的量化而產生的。這是另一個不可避免的噪聲源，盡管在大多數系統中通常會被熱噪聲掩蓋。
相位噪聲（或數字電路中的時序抖動）是由時鐘源的變化以及熱噪聲引起的。如果使用比較器從參考電壓生成時鐘脈沖流，則時序抖動將與熱噪聲成正比。對于晶體振蕩器，您將需要使用電氣和機械補償來減少輸出中的變化。
雜散諧波含量作為噪聲
諸如RF濾波器/放大器或其他非線性組件之類的組件和電路可能會在輸出上產生雜散諧波成分，在該雜散諧波成分中，除了所需信號之外，還可以在頻譜中看到多個諧波。這是由于非線性組件（即基于晶體管的組件）中產生諧波而引起的。例如，在用于調頻信號的RF功率放大器中會出現這個問題。
這些雜散諧波會像噪聲一樣作用于帶寬較寬的下游組件。去除雜散諧波含量需要過濾。如果將單個諧波輸入到放大器，則輸出上的諧波含量將以輸入頻率的整數倍存在，因此簡單的低通或帶通濾波就足夠了。對于調頻信號，您可以嘗試使用以載波頻率為中心的高階帶通濾波器來減少互調產物。或者，您可以將輸入信號置于較低的水平。
電源導軌上的噪音
電源軌上的噪聲有兩種形式：來自開關穩壓器的紋波或開關噪聲，以及由于開關引起的瞬態振蕩。通常，穩壓器輸出兩端的電容器充當低通濾波器來調節DC電壓，但是在穩壓器中的其他位置進行切換仍會在穩壓器下游的電源線上產生噪聲。在調節器輸出上放置一個高階，非常窄的帶阻濾波器，使其中心頻率恰好等于開關頻率，可以極大地抑制開關噪聲。
該電源濾波器可以在開關頻率處提供噪聲衰減，但不能正確解決PDN上的瞬變。
其他噪聲問題，例如下游組件中的相位噪聲（即，時序抖動），是由電源軌上的電源完整性問題引起的。PCB中的PDN實際上是一個復雜的RLC網絡，在阻抗譜中具有多個諧振和反諧振，并且PDN阻抗譜的結構取決于PDN拓撲（即，取決于您的PDN的幾何形狀）。
這樣，只要組件在兩個輸出信號電平之間切換，就可以在PDN上引起瞬態響應。這在具有高門數和低工作電壓（~1 V）的PLD中尤其成問題。這些組件吸收大電流，并且會在電路設計不當的PDN上引起大紋波，從而導致高BER。
盡管可以在測試試樣上進行測量，但電源線上的瞬態響應很難預測?？赡苡腥苏J為，這里的解決方案是在每個組件的電源和接地引腳上的瞬態振蕩頻率上準確地放置一個帶阻濾波器，但是這種不合理的解決方案會增加組件數并占用電路板空間。更好的解決方案是執行以下操作：
1、將相關帶寬中的阻抗降低到某個目標值以下。這可能相當復雜，因為它需要知道PDN中任何電容性元件的自諧振頻率以及寄生電容和電感。這里的想法是獲得盡可能低的阻抗值，并嘗試將任何阻抗反諧振移至相關帶寬之外。
2、嘗試嚴重抑制或過度抑制瞬態響應。這就是為什么高速電路除了標準去耦電容器之外，還需要大功率和接地層來進行充分去耦的原因之一。除了適當的去耦之外，您還可以實現一個包含去耦電容器的RLC去耦網絡。目的是使瞬態響應更接近臨界阻尼狀態。
如果您對噪聲源有所了解，則可以使用正確的電路設計和分析軟件在PCB中實施正確的噪聲衰減措施。