24小時聯系電話:18217114652、13661815404
中文
行業資訊
是什么導致PCB中的信號完整性問題？
PCB中信號完整性問題的最重要原因可能是更快的信號上升時間。當電路和設備以中等的上升和下降時間在中低頻率下工作時，由于PCB設計而引起的信號完整性問題很少出現。但是，當我們在較高（RF和更高）頻率下工作時，信號上升時間要短得多，因此，由于PCB設計而引起的信號完整性成為一個非常大的問題。
一般而言，快速的信號上升時間和高信號頻率會增加信號完整性問題。
為了進行分析，我們可以將各種信號完整性問題分為以下幾類：
1、由于不受控制的線路阻抗規范而導致的信號劣化傳播延遲導致信號衰減
2、線路阻抗不連續而導致信號劣化信號衰減引起的信號衰減
3、一個導體上由于其他導體而產生的串擾
4、電和地面配電網引起的問題
系統的EMI和輻射
由于線路阻抗不受控制而導致的信號衰減：
網絡上的信號質量取決于信號跡線及其返回路徑的特性。在線路上運行期間，如果信號遇到線路阻抗的變化或不均勻，則會遭受反射而引起振鈴和信號失真。此外，信號上升時間越快，由不受控制的線路阻抗變化引起的信號失真就越大。
我們可以通過以下方法減少或消除線路阻抗變化，從而將反射引起的信號失真降至最低：
確保信號線及其返回路徑充當具有統一受控阻抗的統一傳輸線。
將信號返回路徑作為均勻平面放置在靠近信號層的位置。
確保受控阻抗信號線看到匹配的源阻抗和接收器阻抗–與信號線的特征阻抗相同。這可能需要在源極和接收器端添加適當的終端電阻。
由于其他阻抗不連續而導致的信號衰減：
正如我們前面提到的，如果信號在傳播過程中遇到阻抗不連續性，則會遭受反射而引起振鈴和信號失真。在遇到以下情況之一時，將發生線路阻抗不連續：
1、當信號在其路徑中遇到過孔時。
2、當信號分支成兩行或更多行時。
3、當信號返回路徑平面遇到不連續點（例如分裂）時。
4、當線根連接到信號線時。
5、當信號線在源端開始時。
6、信號線在接收器端終止時。
7、當信號和返回路徑連接到連接器引腳時。
并且，信號上升時間越快，由阻抗不連續引起的信號失真就越大。
我們可以通過以下方法將由于線路阻抗不連續而導致的信號失真降至最低：
通過使用較小的微孔和HDI PCB技術，可將通孔和通孔短線造成的不連續影響最小化。
減少跟蹤存根的長度。
當在多個位置使用信號時，以菊花鏈方式而不是多點分支方式路由走線。
源端和接收端的終端電阻合適。
使用差分信號和緊密耦合的差分對，它們本質上更不受信號返回路徑平面中的不連續性影響。
確保在發生不連續的連接器處，信號線應盡可能短，信號返回路徑應盡可能寬。
由于傳播延遲導致的信號衰減：
信號在PCB上從源到接收器傳播時需要有限的時間。信號延遲與信號線長度成正比，與特定PCB層上的信號速度成反比。如果數據信號和時鐘信號的總延遲不匹配，它們將在不同的時間到達接收器進行檢測，這將導致信號偏斜；過度的偏斜會導致信號采樣錯誤。隨著信號速度變得越來越高，采樣率也越來越高，可允許的偏斜變得更小，從而更容易出現由于偏斜引起的誤差。
提示：信號延遲匹配（主要是走線長度匹配）可以很大程度地減少一組信號線中的偏斜。
由于信號衰減而導致的信號劣化：
由于傳導走線電阻（由于趨膚效應而在較高頻率下增加）和介電材料耗散因數Df引起的損耗，信號在PCB線路上傳播時會遭受衰減。這兩個損耗都隨頻率增加而增加，因此，信號的較高頻率分量將比較低頻率分量遭受更大的衰減。這會導致信號帶寬的減少，進而由于信號上升時間的增加而導致信號失真；信號上升時間過長會導致數據檢測錯誤。
提示：當信號衰減是一個重要的考慮因素時，必須選擇正確類型的低損耗高速材料并適當控制走線幾何形狀，以很大程度地減小信號損耗。
串擾噪聲引起的信號衰減：
信號線或返回路徑平面上的快速電壓或電流轉換可能會耦合到相鄰的信號線上，從而在串擾附近產生有害信號，并在相鄰信號線上產生開關噪聲。由于互電容和互電感而發生耦合。在均勻的傳輸線中，電容和電感耦合的相對數量是可比較的。如果傳輸線不連續，通常電感耦合起主導作用，并導致開關噪聲。與往常一樣，更快的上升時間信號會產生更多的串擾和開關噪聲。
串擾和開關噪聲可通過以下方法降低：
增加相鄰信號線之間的間隔。
使信號返回路徑盡可能寬，并且像均勻平面一樣均勻，并避免分割返回路徑。
使用較低介電常數的PCB材料。
使用差分信號和緊密耦合的差分對，它們本質上更不受串擾影響。
由于電源和地面分配網絡而導致的信號衰減：
電源和接地導軌或路徑或平面的阻抗非常低，但阻抗非零。當設備的輸出信號和內部門切換狀態時，通過電源和接地軌/路徑/平面的電流會發生變化，從而導致電源和接地路徑中的電壓下降。這將降低設備電源和接地引腳之間的電壓。此類情況的頻率越高，信號轉換時間越快，同時線路切換狀態的數量越多，電源和接地軌兩端的電壓下降幅度就越大。這將減少信號的噪聲余量，如果過多，則會導致設備故障。
為了減少這些影響，配電網絡的設計必須盡量減小電源系統的阻抗：
電源平面和接地平面應盡可能靠近在一起，并盡可能靠近PCB表面。
在電源和接地軌之間應使用多個低電感去耦電容器，并且應將它們放置在盡可能靠近器件電源和接地引腳的位置。
使用短引線的設備包裝。
使用薄的高電容芯線用于電源和接地可顯著增加電容，并降低電源和接地軌之間的阻抗。
由于EMI而導致的信號衰減：
EMI隨頻率和信號上升時間的增加而增加。對于單端信號電流，輻射遠場強度隨頻率線性增加，對于差分信號電流，輻射遠場強度隨頻率線性增加。